Heeft Samsung echt een plan voor NAND met 1.000 lagen? Acht vragen die de moeite waard zijn

Samsung heeft publiekelijk gesproken over de ontwikkeling van NAND-flashgeheugen met meer dan 1.000 lagen tegen 2030. Dat klinkt indrukwekkend, maar wat betekent het eigenlijk voor de opslagproducten die we gebruiken? Worden ze fysiek hoger, moeilijker te produceren, minder betrouwbaar, trager of goedkoper? En wanneer kan iemand ze daadwerkelijk kopen?

In Samsungs roadmap uit 2022 werden meer dan 1.000 V-NAND-lagen als doel voor 2030 genoemd. In augustus 2026 onthulde het bedrijf V10 Bonding V-NAND met meer dan 400 lagen. Dat zijn belangrijke mijlpalen, maar een doel van 1.000 lagen is niet hetzelfde als een product dat al wordt geleverd. Laten we acht praktische vragen bekijken, te beginnen met de meest fundamentele.

1. Gaat het echt om 1.000 lagen, zoals een gebouw met 1.000 verdiepingen?

Ja. De vergelijking met een gebouw is verrassend treffend. Bij traditioneel planair NAND liggen de geheugencellen verspreid over een plat oppervlak. Driedimensionaal NAND, in Samsungs terminologie ook V-NAND genoemd, bouwt extra cellagen omhoog. Zie het siliciumoppervlak als een stuk grond: in plaats van een groter perceel te gebruiken, voegt de fabrikant verdiepingen toe.

Om dat in perspectief te plaatsen: de Burj Khalifa in Dubai, het hoogste voltooide gebouw ter wereld, heeft 163 bovengrondse verdiepingen en is 828 meter (2.717 voet) hoog. Een NAND-array met 1.000 lagen zou meer dan zes keer zoveel geheugenlagen hebben als de Burj Khalifa verdiepingen telt. Uiteraard zijn die verdiepingen microscopisch klein; niemand kan er rondlopen.

De vergelijking gaat nog verder. Een wolkenkrabber heeft liftschachten nodig om de verdiepingen met elkaar te verbinden. NAND heeft verticale kanaalstructuren nodig die door vele lagen geheugencellen lopen. Die kanalen maken deel uit van de elektrische architectuur waarmee de cellen bereikbaar zijn; het zijn dus niet simpelweg lege gaten of gewone koperdraden.

Kortom: Samsung bedoelt daadwerkelijk verticale geheugenlagen. De uitdaging is om al die microscopische verdiepingen en hun elektrische verbindingen consequent goed te laten functioneren.

2. Hoe hoog wordt NAND met 1.000 lagen fysiek? Wordt de uiteindelijke chip groter?

Er zijn drie verschillende hoogtes om rekening mee te houden: de hoogte van de actieve geheugenarray, de dikte van de siliciumdie en de hoogte van de uiteindelijke verpakte component die op een printplaat wordt gesoldeerd. Die drie zijn niet onderling uitwisselbaar.

Een hogere geheugenarray vereist niet automatisch een hogere uiteindelijke NAND-behuizing. Fabrikanten kunnen afzonderlijke lagen dunner maken, het ondersteunende silicium verdunnen, de plaatsing van schakelingen aanpassen en geavanceerde verpakkingstechnieken gebruiken.

Samsung heeft al laten zien dat extra lagen niet noodzakelijk een evenredige toename in hoogte veroorzaken. Volgens het bedrijf was zijn zevendegeneratie-V-NAND met 176 lagen ongeveer even hoog als de eerdere generatie met meer dan 100 lagen, onder meer doordat de afmetingen van de cellen werden verkleind.

Om een idee van de schaal te krijgen, nemen we een illustratieve verticale laagafstand van 45 nanometer per geheugenlaag. Duizend lagen maal 45 nanometer geeft 45 micrometer, oftewel 0,045 millimeter, nog zonder extra structurele onderdelen en verbindingszones. Dat is ongeveer de helft van de diameter van een doorsnee mensenhaar. Dit is een rekenvoorbeeld voor de afmetingen, geen door Samsung bekendgemaakte hoogte of laagafstand voor zijn stack van 1.000 lagen.

De uiteindelijke behuizing zou ongeveer even groot kunnen blijven als die van huidige NAND-componenten, zelfs wanneer de interne architectuur ingewikkelder wordt. Dat is belangrijk voor USB-sticks, microSD-kaarten, smartphones en compacte SSD’s, waar de componenthoogte en de beschikbare ruimte op de printplaat beperkt zijn.

Kortom: De interne stapel wordt ingewikkelder en mogelijk hoger, maar een fysiek grotere NAND-behuizing is niet onvermijdelijk.

3. Hoe maken fabrikanten zulke diepe verticale kanalen?

Dit is misschien wel het indrukwekkendste productieprobleem van de hele roadmap. Stel je voor dat je een smal gat door honderden microscopische materiaallagen maakt, het perfect uitgelijnd houdt, de vorm bewaart en vervolgens de binnenwand bekleedt met materialen waarvan de eigenschappen uiterst nauwkeurig worden beheerst. Herhaal dat vervolgens miljoenen of miljarden keren op één wafer.

Het verticale kanaal wordt soms vergeleken met een schakelbord, maar een nauwkeurigere beschrijving is een gedeeld elektrisch pad door een reeks geheugencellen. Wordlines leveren de stuursignalen aan cellen op specifieke niveaus. Het kanaal maakt zelf deel uit van de transistorstructuur; het is niet alleen een draad die langs een rij afzonderlijke schakelaars loopt.

Fabrikanten gebruiken geen piepkleine mechanische boortjes. Ze verwijderen materiaal met plasma-gebaseerde etsprocessen voor halfgeleiders. Naarmate gaten dieper worden ten opzichte van hun breedte, wordt het steeds moeilijker om rechte zijwanden, consistente afmetingen en aanvaardbare etssnelheden te behouden. Dit staat bekend als de uitdaging van etsen met een hoge aspectverhouding.

Nieuwe of aanzienlijk verbeterde productieapparatuur is een deel van de oplossing. Fabrikanten van halfgeleiderapparatuur zoals Lam Research en Tokyo Electron hebben geïnvesteerd in geavanceerde etstechnologieën met een hoge aspectverhouding en cryogeen etsen. Cryogene processen gebruiken nauwkeurig gecontroleerde lage temperaturen en plasmachemie om het etsgedrag bij moeilijke structuren te verbeteren. Na het vormen van de gaten moet depositieapparatuur bovendien gelijkmatige dunne films op de kanaalwanden aanbrengen.

Er is nog een belangrijke technische mogelijkheid: probeer niet alle 1.000 lagen in één ononderbroken bewerking te etsen. Er kunnen meerdere kortere stacks worden gemaakt en met elkaar verbonden, zodat geen enkele etsstap de volledige diepte hoeft te overbruggen. Samsungs V10 gebruikt een aanpak met drie stacks, terwijl bij de Bonding V-NAND-architectuur de wafers voor de geheugencellen en de perifere schakelingen afzonderlijk worden vervaardigd en daarna aan elkaar worden gebonden. Deze technieken pakken verschillende onderdelen van het schaalprobleem aan; waferbonding is op zichzelf niet hetzelfde als het verbinden van elk verticaal kanaal.

Maar het stapelen van secties brengt nieuwe uitdagingen mee voor uitlijning, interfaces, elektrische weerstand en productierendement. Het probleem verdwijnt niet. Het krijgt een andere vorm.

Kortom: Samsung kan 1.000 lagen niet bereiken door de huidige etsapparatuur simpelweg langer te laten draaien. Apparatuur, materialen, procesbeheersing en integratie van meerdere stacks moeten samen verbeteren.

4. Als die kanalen zo moeilijk te maken zijn, hoe betrouwbaar kan NAND met 1.000 lagen dan zijn?

Deze vraag verdient een kritische blik. Jarenlang vergeleken kopers SLC-, MLC-, TLC- en later QLC-NAND op basis van schrijfduurzaamheid, gegevensbehoud en betrouwbaarheid. Elke toename van het aantal bits per cel maakte het lastiger om de spanningsniveaus van een cel van elkaar te onderscheiden. Een structuur met 1.000 lagen lijkt daar nog een extra moeilijkheid aan toe te voegen.

Maar meer geheugenlagen toevoegen en meer bits per cel opslaan zijn twee verschillende technische veranderingen. SLC slaat één bit per cel op, MLC twee, TLC drie en QLC vier. Meer bits per cel verkleinen de beschikbare spanningsmarges. Meer verticale lagen brengen daarentegen uitdagingen mee voor fabricage, geometrie, elektrische uniformiteit en integratie.

Langere kanalen zijn soms moeilijk gelijkmatig te vervaardigen. Een kleine diameterverandering van boven naar beneden, een ongelijkmatige filmdikte of verschillen in elektrische weerstand kunnen het gedrag van afzonderlijke cellen veranderen. Sommige van die verschillen kunnen het uitlezen bemoeilijken of de marge voor betrouwbaar programmeren verkleinen.

In de technische toelichting op V10 erkent Samsung de uitdagingen van hogere structuren en beschrijft het verbeteringen in kanaalprofielen, procesuniformiteit en de werking van de component. Dat is bemoedigend, maar niet hetzelfde als gepubliceerde langetermijngegevens over de betrouwbaarheid in de praktijk van een toekomstig product met 1.000 lagen.

Ook NAND-controllers helpen gegevens beschermen. Ze gebruiken foutcorrectiecodes (ECC), beheer van defecte blokken, wear leveling en technieken om leesbewerkingen opnieuw te proberen. Fabrikanten testen dies en bepalen de schrijfduurzaamheid en het gegevensbehoud onder uiteenlopende omstandigheden. Toch kan zelfs de slimste controller defect geheugen niet in perfect geheugen veranderen, en een chip die fabriekstests doorstaat biedt geen garantie dat gegevens zonder stroom onbeperkt bewaard blijven.

Neemt de moeilijkheid exponentieel toe? Niet noodzakelijk in wiskundige zin. Meer processtappen en strengere toleranties kunnen problemen versterken, maar er bestaat geen onderbouwde formule die zegt dat NAND met 1.000 lagen een bepaald percentage minder betrouwbaar moet zijn dan NAND met 176 lagen.

Kortom: De vraag is niet of Samsung een werkende chip met 1.000 lagen kan demonstreren. De vraag is of het grote aantallen kan produceren die consequent voldoen aan eisen voor schrijfduurzaamheid, gegevensbehoud en foutpercentages, tegen aanvaardbare kosten.

5. Zorgen 1.000 lagen ervoor dat NAND langzamer schrijft?

Schrijven naar NAND is doorgaans veeleisender dan lezen, omdat programmeren de ladingstoestand van geheugencellen verandert. Extra lagen kunnen elektrische complicaties veroorzaken, waaronder langere kanaalpaden en hogere capacitieve belastingen. Maar meer lagen betekenen niet automatisch langzamere schrijfbewerkingen.

Drie interne tijdmetingen zijn belangrijk: de programmeertijd van een pagina (tPROG), de leestijd van een pagina (tR) en de wistijd van een blok (tBERS). Deze waarden zijn iets anders dan de geadverteerde doorvoersnelheid in megabytes per seconde van een SSD of USB-stick.

Voor Samsungs zesdegeneratie-V-NAND, geïntroduceerd in 2019, werd een latentie bij schrijfbewerkingen van minder dan 450 microseconden (0,450 milliseconde) en een leeslatentie van minder dan 45 microseconden (0,045 milliseconde) gemeld. Dat was een verbetering ten opzichte van ongeveer 500 en 50 microseconden bij de vorige generatie. Met andere woorden: Samsung verhoogde het aantal lagen en verlaagde tegelijkertijd de latentie.

Om te zien waarom kleine verschillen belangrijk zijn, nemen we 0,450 milliseconde als hypothetisch uitgangspunt. Een stijging van de programmeerlatentie met 25% zou 0,563 milliseconde opleveren; een stijging van 50% zou 0,675 milliseconde geven; en een verdubbeling zou uitkomen op 0,900 milliseconde. Dit zijn illustraties, geen voorspellingen voor Samsungs NAND met 1.000 lagen.

Er is ook een bemoedigender recent gegeven. Volgens Samsung biedt zijn V10 Bonding V-NAND ongeveer 45% snellere programmeerprestaties en 33% snellere NAND-I/O dan V9, ondanks het feit dat V10 meer dan 400 lagen heeft. Dit zijn door Samsung gerapporteerde verbeteringen tussen generaties; ze betekenen niet dat elke SSD met V10 45% sneller zal schrijven.

Op apparaatniveau schrijven controllers naar meerdere dies en planes, verbergen ze sommige bewerkingen door parallellisme en gebruiken ze caching. Daardoor kan een opslagproduct anders presteren dan zijn afzonderlijke NAND-dies. Een hogere dichtheid kan de capaciteit vergroten, maar bij dezelfde productcapaciteit ook het aantal dies verminderen dat beschikbaar is voor parallel schrijven.

Kortom: Je kunt het aantal lagen niet op een zinvolle manier omrekenen naar een toekomstige schrijflatentie. De uitdaging is of verbeteringen in architectuur en schakelingen de extra elektrische complexiteit kunnen compenseren.

6. Heeft NAND met 1.000 lagen een slimmere, krachtigere controller nodig?

Misschien, maar niet simpelweg omdat de controller moet onthouden op welke van de 1.000 verdiepingen defecte sectoren zitten. NAND beheert doorgaans fysieke pagina’s en wisblokken, terwijl de hostcomputer logische sectoren of logische blokadressen ziet. Informatie over defecte blokken en vertaaltabellen zorgen ervoor dat de controller onbruikbare gebieden vermijdt zonder vóór elke schrijfbewerking alle blokken te controleren.

Denk aan een hotelreserveringssysteem. Dat inspecteert niet elke kamer wanneer iemand incheckt. Het beschikt al over gegevens over welke kamers beschikbaar, bezet of buiten gebruik zijn. Een flashcontroller houdt op een vergelijkbare manier gegevens bij, al zijn de werkelijke algoritmen veel ingewikkelder.

Een hogere NAND-dichtheid kan grotere vertaaltabellen, meer fysieke blokken per die of andere eisen aan de planning van bewerkingen betekenen. Maar als twee apparaten allebei 1 TB capaciteit bieden, heeft de versie met 1.000 lagen niet automatisch een evenredig grotere vertaaltabel nodig dan de versie met 176 lagen. De fijnmazigheid van de adresvertaling, de fysieke organisatie, het firmwareontwerp en het beschikbare controllergeheugen spelen allemaal een rol.

De ernstigere mogelijke vertraging komt van foutcorrectie en gegevensverplaatsing. Als toekomstige NAND sterkere ECC, meer herhaalde leespogingen of meer garbage collection nodig heeft, kan de controller extra tijd besteden aan het herstellen of herschikken van gegevens. Omgekeerd kunnen verbeteringen in NAND-kwaliteit en controllerarchitectuur die nadelen voorkomen.

Vergelijk een apparaat van 1 TB met oudere NAND met een apparaat van 1 TB met veel dichtere NAND: de logische capaciteit blijft gelijk, ook al verschillen het aantal fysieke dies en hun organisatie. Vergelijk nu een apparaat van 1 TB met een van 8 TB. Het grotere apparaat heeft aanzienlijk meer capaciteit te beheren, maar dat bewijst niet dat het aantal verticale lagen op zichzelf acht keer zoveel werk veroorzaakt.

Kortom: Controllers blijven zich ontwikkelen, vooral op het gebied van foutcorrectie, planning en adresvertaling. Maar meer lagen betekenen geen lineaire toename van de benodigde rekenkracht van de controller.

7. Maakt een kleiner aantal NAND-chips opslag goedkoper, of juist trager?

Dit is een van de sterkste economische argumenten voor NAND met 1.000 lagen. Als fabrikanten meer bruikbare bits per wafer kunnen produceren, kunnen de kosten per gigabyte dalen. Een die met meer capaciteit kan een SSD of USB-stick ook in staat stellen zijn beoogde capaciteit met minder dies te bereiken, waardoor de verpakking eenvoudiger kan worden en er minder componenten nodig zijn.

Maar meer lagen betekenen niet automatisch een evenredige capaciteitsverhoging. De oppervlakte van de die, het aantal bits per cel, de celafstand, de perifere schakelingen, de reservecapaciteit en het productierendement bepalen allemaal de bruikbare dichtheid.

Dit zijn hypothetische voorbeelden van diecapaciteit, geen productroadmap van Samsung. Voor de eenvoud wordt 1 TB beschouwd als ongeveer 8 Tb, vóór reservecapaciteit en overhead door formattering. Eén behuizing kan meerdere NAND-dies bevatten, dus het aantal dies is niet noodzakelijk gelijk aan het aantal behuizingen.

Kijk nu naar de productie-economie. Een toekomstige wafer kan duurder zijn om te verwerken omdat er extra ets-, depositie-, bonding-, inspectie- en teststappen nodig zijn. Maar als die wafer veel meer bruikbare opslag oplevert, kunnen de kosten per terabyte alsnog dalen.

In dit voorbeeld stijgen de verwerkingskosten per wafer met 60%, maar dalen de kosten per bruikbare terabyte met 36%. Deze cijfers zijn volledig hypothetisch en laten verpakking, controllers, assemblage, distributie en winst buiten beschouwing. Ze illustreren de economische afweging, niet de werkelijke kosten van Samsung.

Er zit ook een addertje onder het gras wat de prestaties betreft. SSD-controllers bereiken hoge doorvoersnelheden onder meer door parallel naar meerdere NAND-dies te schrijven. Het vervangen van 16 dies met een lagere capaciteit door vier dies met een hogere capaciteit kan het parallellisme op dieniveau verminderen. Dat kan gevolgen hebben voor langdurige schrijfbewerkingen, vooral nadat een schijf zijn SLC-cache heeft uitgeput. Snellere interfaces, extra planes en betere planning kunnen helpen, maar nemen die afweging mogelijk niet helemaal weg.

Voor een prijsgevoelige USB-stick kan een fabrikant de voorkeur geven aan minder dies en lagere materiaalkosten. Voor een zakelijke SSD kan het handhaven van een constante doorvoersnelheid juist een andere dieconfiguratie rechtvaardigen.

En zelfs wanneer de productiekosten van NAND dalen, hangen winkelprijzen af van vraag en aanbod, bezettingsgraad van fabrieken, voorraden en productpositionering. Lagere kosten per bit garanderen niet dat klanten meteen minder betalen.

Kortom: Het economische doel is niet simpelweg minder chips. Het gaat om meer bruikbare, betrouwbare opslag per geïnvesteerde productiedollar, zonder al te veel prestaties op te offeren.

8. Raakt de wet van Moore uitgewerkt, en wanneer komt Samsungs NAND met 1.000 lagen?

Gordon Moore, medeoprichter van Intel, merkte ooit op dat het aantal transistors op geïntegreerde schakelingen doorgaans ongeveer elke twee jaar verdubbelde. De bekende versie van achttien maanden wordt vaak gekoppeld aan verwachtingen over computerprestaties. De wet van Moore was een waarneming binnen de industrie en een economische verwachting, geen natuurwet die voorschrijft dat de vooruitgang eeuwig moet doorgaan.

NAND-fabrikanten vonden een andere weg naar hogere dichtheid: in plaats van alleen de structuren op een platte chip te verkleinen, gingen ze verticaal bouwen. Samsung introduceerde in 2013 zijn eerste commerciële V-NAND met 24 lagen. De V10-demonstratie uit 2026 gaat verder dan 400 lagen. Het bedrijf heeft publiekelijk gesproken over meer dan 1.000 lagen tegen 2030.

De datum is belangrijk, maar de formulering ook. Tijdens Samsung Tech Day 2022 zei het bedrijf dat het voor ogen had om tegen 2030 meer dan 1.000 lagen te stapelen. Dat is een doelstelling in een ontwikkelingsroadmap, geen gegarandeerde datum voor massaproductie of verkoop.

Er zijn minstens drie mijlpalen die we moeten onderscheiden: de technologie succesvol demonstreren, haar produceren met economisch aanvaardbare rendementen en haar leveren in voltooide SSD’s, USB-sticks en andere apparaten. Die mijlpalen kunnen op verschillende momenten worden bereikt.

Is NAND met 1.000 lagen dus nog vijf jaar weg, of 25? Samsungs publiekelijk genoemde doelstelling wijst op ongeveer 2030, slechts zo’n vier jaar na de publicatiedatum van dit artikel in oktober 2026. Maar wanneer de technologie precies commercieel beschikbaar wordt, is nog niet bevestigd.

Kortom: De wet van Moore beschrijft misschien niet meer elke stap van de vooruitgang in halfgeleiders, maar het streven naar meer bits per dollar gaat door. Of NAND met 1.000 lagen een betaalbare technologie voor de massamarkt wordt, hangt evenzeer af van productie-economie en betrouwbaarheid als van het bereiken van dat opvallende aantal lagen.

Tot slot: 1.000 lagen is een mijlpaal, niet de eindstreep

Samsungs plan is echt. Het bedrijf heeft publiekelijk gesproken over meer dan 1.000 V-NAND-lagen tegen 2030 en de aankondiging van V10 met meer dan 400 lagen laat zien dat de ontwikkeling doorgaat. Maar het is gemakkelijk om een indrukwekkende productiemijlpaal te verwarren met een opslagproduct dat automatisch beter is.

Voor klanten blijven de belangrijke vragen vertrouwd: hoeveel opslag krijgen we? Hoe snel kunnen we ernaar schrijven? Hoe lang blijven de gegevens betrouwbaar bewaard? En wat kost het?

Een NAND-chip met 1.000 lagen die te duur is, een laag productierendement heeft of onaanvaardbare concessies aan de prestaties vereist, zal de markt niet vanzelf veroveren. De echte prestatie is een hogere dichtheid bieden en tegelijk de betrouwbaarheid en economische voordelen behouden die flashgeheugen in de eerste plaats nuttig maken.

Daarom is de weg naar 1.000 lagen het volgen waard. Niet omdat dat getal op zichzelf magisch is, maar omdat de techniek die nodig is om het te bereiken de volgende generatie SSD’s, USB-sticks, geheugenkaarten en andere flashopslagproducten zal vormgeven.

Bronnen en verder lezen

• Samsung Tech Day 2022: meer dan 1.000 V-NAND-lagen tegen 2030
• Samsung FMS 2026: V10 Bonding V-NAND met meer dan 400 lagen
• Samsung: technische bespreking en ontwikkeling van V10
• Samsung: het verhaal achter V-NAND
• Samsung: latentie en kanaaltechnologie van V-NAND van de zesde generatie
• The Skyscraper Center: gebouwgegevens van de Burj Khalifa